Sutherland, Stuart, 1953- (Nombre personal)

The Verilog PLI handbook, 1999: portada (Stuart Sutherland; Sutherland HDL, Inc.) data sheet (Stuart P. Sutherland; b. 11/7/53)

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design, 2017: portada (Stuart Sutherland)

VIAF, sitio web, 05 de junio de 2025: (puntos de acceso: Sutherland, Stuart, 1953-) https://viaf.org/es/viaf/65797665