TY  - DATA
AU  - Castro Peñaloza,Ulises
AU  - Ibarra Esquer,Jorge Eduardo
ED  - Universidad Autónoma de Baja California.
TI  - Metodología para la implementación de redes neuronales en hardware utilizando VHDL
AV  - QA76.87 C38 2008
PY  - 2008///
CY  - Mexicali, Baja California
KW  - Redes neuronales (Computación)
KW  - Tesis y disertaciones académicas
KW  - VHDL (Lenguaje de descripción de material informático)
N1  - Maestría y Doctorado en Ciencias e Ingeniería; Tesis (Maestría) --Universidad Autónoma de Baja California. Facultad de Ingeniería, Mexicali, 2008; Incluye referencias bibliográficas
N2  - En una primera parte de este trabajo se presenta un modelo para la implementación de una neurona artificial (Perceptrón) en VHDL. Dicho modelo utiliza un algoritmo basado en aritmética distribuida para realizar la multiplicación de los valores de entrada por los pesos de las conexiones sinápticas. La función de Salida del Perceptrón Simple consiste en una función Sigmoide implementada mediante Tablas de Búsqueda (LUT). Posteriormente se presenta el modelo en VHDL de un Perceptrón Multicapa con tres neuronas. Así mismo, se describe una metodología para agrupación de los elementos comunes entre neuronas pertenecientes a una misma capa. Las funciones de Salida del PMC están constituidas por funciones Sigmoide que al igual que en el Perceptrón han sido implementadas mediante LUT. En la segunda parte se describe el prototipo de una herramienta de software (traductor) que genera automáticamente el modelo en VHDL para un Perceptrón o un PMC a partir de su diseño en un neurosimulador. Seguido de la descripción del traductor, se presentan los resultados obtenidos de la implementación del Perceptrón y el PMC, correspondientes a la primera parte de este trabajo. Para ello se han realizado diversas simulaciones cuyas gráficas demuestran que los modelos desarrollados son funcionales. Enseguida se presentan los resultados obtenidos con el traductor para el Perceptrón Simple y el PMC. Finalmente, se presenta una metodología para la implementación de Redes Neuronales en Hardware que puede ser aplicada para diferentes neurosimuladores, lenguajes de descripción de hardware y dispositivos electr
ER  -