000			02952cmm a2200289 a 4500
001			u316014
003			SIRSI
008			091124s2008 mx f spa d
040			_cMX-MeUAM
041	0		_aspa
050		0	_aQA76.87 _bC38 2008
100	1		_aCastro Peñaloza, Ulises.
245	1	0	_aMetodología para la implementación de redes neuronales en hardware utilizando VHDL _h[recurso electrónico] / _cUlises Castro Peñaloza ; director Jorge E. Ibarra Esquer.
260			_aMexicali, Baja California, _c2008.
300			_a1 disco compacto ; _c4 3/4 plg.
500			_aMaestría y Doctorado en Ciencias e Ingeniería.
502			_aTesis (Maestría) --Universidad Autónoma de Baja California. Facultad de Ingeniería, Mexicali, 2008.
504			_aIncluye referencias bibliográficas.
520			_aEn una primera parte de este trabajo se presenta un modelo para la implementación de una neurona artificial (Perceptrón) en VHDL. Dicho modelo utiliza un algoritmo basado en aritmética distribuida para realizar la multiplicación de los valores de entrada por los pesos de las conexiones sinápticas. La función de Salida del Perceptrón Simple consiste en una función Sigmoide implementada mediante Tablas de Búsqueda (LUT). Posteriormente se presenta el modelo en VHDL de un Perceptrón Multicapa con tres neuronas. Así mismo, se describe una metodología para agrupación de los elementos comunes entre neuronas pertenecientes a una misma capa. Las funciones de Salida del PMC están constituidas por funciones Sigmoide que al igual que en el Perceptrón han sido implementadas mediante LUT. En la segunda parte se describe el prototipo de una herramienta de software (traductor) que genera automáticamente el modelo en VHDL para un Perceptrón o un PMC a partir de su diseño en un neurosimulador. Seguido de la descripción del traductor, se presentan los resultados obtenidos de la implementación del Perceptrón y el PMC, correspondientes a la primera parte de este trabajo. Para ello se han realizado diversas simulaciones cuyas gráficas demuestran que los modelos desarrollados son funcionales. Enseguida se presentan los resultados obtenidos con el traductor para el Perceptrón Simple y el PMC. Finalmente, se presenta una metodología para la implementación de Redes Neuronales en Hardware que puede ser aplicada para diferentes neurosimuladores, lenguajes de descripción de hardware y dispositivos electr
650		4	_aRedes neuronales (Computación) _vTesis y disertaciones académicas.
650		4	_aVHDL (Lenguaje de descripción de material informático) _vTesis y disertaciones académicas.
700	1		_aIbarra Esquer, Jorge Eduardo, _edir.
710	2		_aUniversidad Autónoma de Baja California. _bFacultad de Ingeniería.
596			_a2
942			_cTESIS
999			_c157934 _d157934