MARC details
| 000 -LÍDER |
|---|
| fixed length control field |
01020nam a22002417a 4500 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL |
|---|
| control field |
MX-MeUAM |
| 005 - FECHA Y HORA DE LA ULTIMA TRANSACCIÓN |
|---|
| control field |
20250605104708.0 |
| 008 - ELEMENTOS DE LONGITUD FIJA -- INFORMACIÓN GENERAL |
|---|
| fixed length control field |
250605s2017 orud frb 001 0 eng d |
| 020 ## - NÚMERO INTERNACIONAL NORMALIZADO PARA LIBROS |
|---|
| ISBN |
9781546776345 |
| 020 ## - NÚMERO INTERNACIONAL NORMALIZADO PARA LIBROS |
|---|
| ISBN |
1546776346 |
| 040 ## - FUENTE DE LA CATALOGACION |
|---|
| Agencia que crea de manera original el registro |
MX-MeUAM |
| Idioma de la catalogación |
spa |
| Agencia que realiza la transcripción |
MX-MeUAM |
| 050 #4 - SIGNATURA TOPOGRÁFICA DE LA BIBLIOTECA DEL CONGRESO |
|---|
| Número clasificador |
TK7885.7 |
| Número del ítem |
S88 2017 |
| 100 1# - ASIENTO PRINCIPAL--NOMBRE PERSONAL |
|---|
| Nombre personal |
Sutherland, Stuart, |
| Fechas asociadas con el nombre |
1953- |
| 9 (RLIN) |
38553 |
| 245 10 - MENCIÓN DE TITULO |
|---|
| Título |
RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design / |
| Mención de responsabilidad, etc. |
Stuart Sutherland |
| 246 30 - FORMA VARIANTE DEL TITULO |
|---|
| Título propiamente dicho/forma breve del título |
RTL modeling with System Verilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design |
| 260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC. (PIE DE IMPRENTA) |
|---|
| Lugar de publicación, distribución, etc. |
Tualatin, OR : |
| Nombre del editor, distribuidor, etc. |
Sutherland HDL, |
| Fecha de publicación, distribución, etc. |
2017. |
| 300 ## - DESCRIPCIÓN FÍSICA |
|---|
| Extensión |
xxxi, 453 p. : |
| Otros detalles físicos |
gráficas ; |
| Dimensiones |
23 cm. |
| 504 ## - NOTA DE BIBLIOGRAFÍA, ETC. |
|---|
| Nota de bibliografía, etc. |
Incluye referencias bibliográficas e índice. |
| 650 #4 - ASIENTO SECUNDARIO DE MATERIA - TERMINO TEMÁTICO |
|---|
| Término temático o nombre geográfico como elemento de entrada |
Verilog (lenguaje de descripción de hardware de computadora). |
| 650 #7 - ASIENTO SECUNDARIO DE MATERIA - TERMINO TEMÁTICO |
|---|
| Término temático o nombre geográfico como elemento de entrada |
Computadores electrónicos digitales |
| Subdivisión general |
Diseños y construcción. |
| Fuente del encabezamiento o término |
lemb |
| 650 #7 - ASIENTO SECUNDARIO DE MATERIA - TERMINO TEMÁTICO |
|---|
| Término temático o nombre geográfico como elemento de entrada |
Simulación por computadores. |
| Fuente del encabezamiento o término |
lemb |
| 942 ## - TIPO DE MATERIAL (KOHA) |
|---|
| Koha item type |
Libro |
